NVDLA阅读笔记
关于我实习学习NVDLA的一些记录
Verilog各类分频器设计详解
简要介绍了各种分频器的verilog设计方法,笔试常用
为什么D触发器需要建立时间和保持时间
为什么D触发器需要建立时间和保持时间
Ubuntu开发环境打造
Ubuntu开发环境打造
HDLBits答案(25)_编写Testbench
HDLBits第25部分：编写Testbench，学习如何编写Verilog测试平台进行电路仿真验证
HDLBits答案(24)_由波形图描述电路
HDLBits第24部分：由波形图描述电路，通过分析波形图学习数字电路设计
HDLBits答案(23)_找BUG
HDLBits第23部分：找BUG，通过分析常见错误学习Verilog编程规范
HDLBits答案(22)_基于有限状态机的计数器
HDLBits第22部分：基于有限状态机的计数器，包含完整的题目解析和Verilog代码
HDLBits答案(21)_Verilog有限状态机(8)
HDLBits答案(21) - 状态机设计终章：序列检测、仲裁器与复杂协议
HDLBits答案(20)_Verilog有限状态机(7)
HDLBits答案(20) - 多种状态机设计：计数检测、逻辑推导与独热编码